Tugas Pendahuluan 1 M3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Percobaan 1 Kondisi 7

Buatlah rangkaian seperti pada percobaan 1, ganti led dengan menggunakan seven segment.

2. Rangkaian Simulasi [Kembali]

 

Rangkaian sebelum disimulasikan

Rangkaian ketika disimulasikan

3. Video [Kembali]

4. Prinsip Kerja [Kembali]

 

Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statemen tertentu yang merupakan aplikasi dari setiap outputnya atau dari clock. Pada percobaan ini kita merangkai rangkaian asinkronus counter yang merupakan rangkaian counter yang berjalan secara seri, dimana input selanjutnya itu dipengaruhi oleh output sebelumnya jadi dia tidak serentak. Dapat dilihat pada flip-flop 1 yang menerima inputan clock pada kaki input clocknya, kemudian output flip-flop 1 ini diteruskan menjadi input pada kaki clock flip-flop selanjutnya sehingga dia tidak berjalan secara serentak.

Rangkaian ini menggunakan output seven segmen BCD, yang mana ketika rangkaian disimulasikan, kondisi awal menghasilkan output dari semua flip-flop berlogika 0 sehingga tampil 0 pada 7-segmen. Ketika clock aktif dengan kondisi aktif low, maka Q yang sebelumnya berlogika 0 akan berlogika 1 atau mengalami toggle. Output 1 ini diteruskan menuju flip-flop yang kedua, dikarenakan input kaki clock yang sebelumnya berlogika 0, kemudian berubah menjadi 1, maka tidak terjadi perubahan pada outputnya (Q2), karena kaki inputnya yang bersifat aktif low. Kemudian pada flip-flop 3 inputnya tetap, maka output Q3 juga akan tetap berlogika 0 (hold), begitu juga untuk flip-flop 4. 

Ketika kita jalankan kembali, clock di sini aktif maka terjadi lagi toggle pada output flip-flop 1 yang dari berlogika 1 kembali menjadi 0, dan kemudian masuk ke kaki clock flip-flop 2. Karena bersifat aktif low, input 0 yang diterima akan menyebabkan outputnya dalam kondisi toggle, sehingga output yang awalnya berlogika 0 berubah menjadi logika 1. Output 1 ini diteruskan menuju flip-flop 3. Pada  flip-flop 3 bisa dilihat bahwa dengan inputan clock yang berlogika 1 dengan kondisi aktif low, menyebabkan flip-flop 3 tidak terjadi perubahan (hold) dan begitupun ketika diteruskan menuju flip-flop 4, karena tidak ada perubahan pada flip-flop 3 maka flip-flop 4 juga tidak mengalami perubahan pada outputnya. Dapat kita lihat setiap outputnya itu dihubungkan ke 7-segmen BCD yang menghasilkan biner 0010, yang apabila dikonversi ke desimal adalah angka 2 sesuai dengan yang ditampilkan pada 7-segmen dan begitu seterusnya. Rangkaian ini merupakan rangkaian asinkronus counter up, yang mana counter up itu perhitungannya dimulai berurutan dari bawah ke atas yaitu dari 0 1 2 3 dan seterusnya.

5. Link Download [Kembali]

Download Rangkaian [Download]

Download Video Simulasi [Download]

Download HTML [Download]

Download Datasheet 74LS112 [Download]

Download Datasheet 7seg BCD [Download] 

Download Datasheet Switch [Download]